IC活动

DVCon 2018 is coming

DVCon中国

DVCon中国是在中国举办的集成电路相关的高技术会议,探讨集成电路和电子系统设计与验证中的标准语言、工具与方法学。由 Accellera Systems Initiative主办,DVCon中国与DVCon美国同源 ,DVCon美国在硅谷成功举办了超过20年。

DVCon中国摘要提交截止日期延长至11月27日!如果您在最后的提交期限内无法提交摘要,现在给您一个提交的好机会!摘要提交的字数在500 - 1000字之间。这是您提交摘要的最后的机会!您可以在中国DVCon大会中分享您的摘要心得,并将您的论文发表在Accellera系统中。赶紧来提交您的摘要,欢迎您成为DVCon中国2018的一员!请注意在2017年11月27日之前提交您的摘要!

2018征集讲解教程

一、电子系统级方向

中国IC设计与验证技术大会(DVCon China)诚征讲解教程(Tutorials)。欢迎提交关于设计语言,标准,方法论和电路设计自动化(EDA)产品的技术介绍及实际使用经验的讲解。

电子系统级(ESL)方向旨在提高中国半导体行业中SystemC的接受程度。ESL方向期望提供一个平台让SystemC的初学者、SystemC/TLM专家、电子系统级经理和电子系统级产商能够交流经验知识、最佳实践以及SystemC的使用。欢迎提交以下主题的讲解教程(或其它相关主题):

1. 虚拟平台和系统级设计方向

面向系统级设计的事务级建模

硬件/软件/嵌入式的协同设计

系统级设计技术,流程及方法论

电子系统级语言的高层次综合

2. 功耗方向

低功耗设计

功耗估算技术

功耗建模

3. 数字模拟混合方向

在数模混合仿真中的SystemC数模混合的用法

数模混合的系统级以及概念设计

二、设计和验证方向

在DV方向,诚征在设计和验证领域的业界领袖的讲解教程(Tutorials)。DV方向期望提供一个平台让广阔的设计验证领域的初学者、入门者和专家一起学习各自感兴趣的领域中最新的概念、技术等知识经验。欢迎提交以下主题的讲解教程(或其它相关主题):

通用验证方法学(UVM)

SystemVerilog最新的语言发展:

新的以及加强的构造与概念(construct)

断言(assertion)的增强

高级的测试激励生成方法,以及激励在不同层次的验证中重用(可移植激励)

软件驱动和可重用的验证

形式验证(Formal Verification)

形式验证中断言的编程风格,相关技术

模型检验(Model checking)技术及适用的设计或模块

应用事务级调试以实现调试自动化,改善调试效率的技巧,以及提供调试速度的技术。

利用功耗领域的标准(如UPF和其他相关技术)实现低功耗设计的仿真。

在设计流程中使用IPXACT,SystemRDL

数模混合技术

硬件加速仿真,提速以及原型制作

Tutorial教程赞助机会

RMB 19000元

赞助包含以下机会和收益:

您的公司将获得一场90分钟的技术教程演讲机会

您的公司标志将显示在会议现场(舞台背景)

您的公司标志将显示在会议的官方网站上

包含2个免